ワークロードプロファイルの依存関係 - インテルベースのサーバー
注記:
オプションは、サーバーに取り付けられているハードウェアによって異なります。
| 一般的な電力効率のコンピューティング | 一般的なピーク周波数のコンピューティング | 一般的なスループットのコンピューティング | 仮想化 - 電力効率 | 仮想化 - 最大パフォーマンス | 低レイテンシ | |
|---|---|---|---|---|---|---|
| SR-IOV | X | X | X | 有効 | 有効 | 無効 |
| VT-D | X | X | X | 有効 | 有効 | 無効 |
| VT-x | X | X | X | 有効 | 有効 | 無効 |
| パワーレギュレーター | ダイナミックパワーセービング | スタティックハイパフォーマンス | スタティックハイパフォーマンス | OSコントロール | スタティックハイパフォーマンス | スタティックハイパフォーマンス |
| 最小プロセッサーアイドル電力コアCステート | C6 | X | X | C6 | Cステートなし | Cステートなし |
| 最小プロセッサーアイドル電力パッケージCステート | パッケージC6リテンション | パッケージC6リテンション | パッケージC6リテンション | パッケージC6リテンション | Cステートなし | Cステートなし |
| エネルギーパフォーマンスバイアス | パフォーマンスをバランス | X | 最大パフォーマンス | パフォーマンスをバランス | 最大パフォーマンス | 最大パフォーマンス |
| 協調電力制御 | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| インテルDMIリンク周波数 | 自動 | 自動 | 自動 | 自動 | 自動 | 自動 |
| インテルターボブーストテクノロジー | 有効 | 有効 | 有効 | X | 有効 | 無効 |
| インテルNIC DMAチャネル（IOAT） | 有効 | X | X | X | X | X |
| HWプリフェッチャー | 有効 | 有効 | 有効 | X | X | 有効 |
| 隣のセクターのプリフェッチ | 有効 | 有効 | 有効 | X | X | 有効 |
| DCUストリームプリフェッチャー | 有効 | 有効 | 有効 | X | X | 有効 |
| DCU IPプリフェッチャー | 有効 | 有効 | 有効 | X | X | 有効 |
| NUMAグループサイズ最適化 | フラット | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 |
| メモリ巡回スクラビング | X | X | X | X | X | 無効 |
| メモリリフレッシュレート | X | 1X | 1X | X | X | 1X |
| UPIリンク電力管理 | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| Sub-NUMAクラスタリング | 無効 | X | 有効 | 無効 | 有効 | X |
| エネルギー効率ターボ | 有効 | 無効 | 無効 | 有効 | 無効 | 無効 |
| アンコア周波数のシフト | 自動 | 最大 | X | 自動 | 最大 | 最大 |
| x2APIC | X | X | X | X | X | 無効 |
| チャネルインターリーブ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| メモリバス周波数 | X | X | X | X | X | X |
アドバンストメモリプロテクション |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
ECC |
| ミッションクリティカル | トランザクションアプリケーション処理 | ハイパフォーマンスコンピューティング（HPC） | 意思決定サポート | グラフィック処理 | I/Oスループット | |
|---|---|---|---|---|---|---|
| SR-IOV | X | X | 無効 | X | 無効 | X |
| VT-D | X | X | 無効 | X | 無効 | X |
| VT-x | X | X | 無効 | X | 無効 | X |
| パワーレギュレーター | X | スタティックハイパフォーマンス | スタティックハイパフォーマンス | X | X | X |
| 最小プロセッサーアイドル電力コアCステート | X | Cステートなし | Cステートなし | X | X | X |
| 最小プロセッサーアイドル電力パッケージCステート | X | Cステートなし | Cステートなし | X | X | X |
| エネルギーパフォーマンスバイアス | X | 最大パフォーマンス | 最大パフォーマンス | X | 最大パフォーマンス | 最大パフォーマンス |
| 協調電力制御 | X | X | 無効 | X | X | X |
| インテルDMIリンク周波数 | 自動 | 自動 | 自動 | 自動 | 自動 | 自動 |
| インテルターボブーストテクノロジー | X | 有効 | 有効 | X | X | X |
| インテルNIC DMAチャネル（IOAT） | X | 有効 | 有効 | X | X | 有効 |
| HWプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| 隣のセクターのプリフェッチ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| DCUストリームプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| DCU IPプリフェッチャー | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| NUMAグループサイズ最適化 | X | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 | クラスター構成 |
| メモリ巡回スクラビング | X | X | X | X | X | X |
| メモリリフレッシュレート | 2X | X | 1X | X | X | X |
| UPIリンク電力管理 | X | 無効 | 無効 | X | X | X |
| Sub-NUMAクラスタリング | X | X | X | X | X | |
| エネルギー効率ターボ | X | X | 無効 | X | X | X |
| アンコア周波数のシフト | X | X | 最大 | X | 最大 | 最大 |
| x2APIC | X | X | 無効 | X | 無効 | X |
| チャネルインターリーブ | 有効 | 有効 | 有効 | 有効 | 有効 | 有効 |
| メモリバス周波数 | X | X | X | X | X | X |
アドバンストメモリプロテクション |
ADDDC |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
ECC（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |
X（ROMバージョン1.50未満） ADDDC（ROMバージョン1.50以降） |